este tipo de divisor es igual al divisor realizado anteriormente la diferencia es que esta implementado para el tang primer 25k, con su frecuencia a 50Mhz, el codigo non tiene mas variaciones que el parametro y el valor de la frecuencia, por tanto es el mismo codigo manejado por un sistema diferente, recuerda que la entrada perteneciente al reloj, siempre sera denominada E2.
Mostrar código Verilog

Código Verilog


module blinker (
    input wire clk,       // Reloj de entrada
    output reg led        // Salida para controlar el LED
);

    reg [25:0] counter = 26'd0;  // Contador de 26 bits para manejar 50,000,000 ciclos

    always @(posedge clk) begin
        counter <= counter + 1;  // Incrementa el contador en cada flanco positivo del reloj
        if(counter == 26'd49999999) begin  // 50,000,000 ciclos para 1 segundo
            led <= ~led;          // Cambia el estado del LED
            counter <= 26'd0;     // Reinicia el contador
        end
    end

endmodule

esto seria todo espero les haya gustado.